Rozkład wyprowadzeń 8048
Sygnał | Numer końcówki | Funkcja |
---|---|---|
DB0-DB7 | 12-19 | - przy pracy bez zewnętrznej pamięci programu lub danych: 8-bitowy, dwukierunkowy port wejścia-wyjścia - przy pracy z zewnętrzną pamięcią programu lub danych: multipleksowana magistrala adresowa lub danych |
P10-P17 (Port 1) | 12-19 | 8-bitowy port we-wy |
P20-P23 P24-P27 (Port 2) | 21-24 35-38 | 8-bitowy port we-wy -przy pracy z zewnętrzną pamięcią programu: bity P20-P23 są wyjściem magistrali adresowej - przy współpracy z ekspanderem 8243: bity P20-P23 pełnią funkcję 4-bitowej magistrali danych |
T0 (Test 0) | 1 | - wejście którego stan może być testowany za pomocą rozkazu skoku warunkowego (JT0, JNT0) - po wykonaniu rozkazu ENT0 CLK, wyjście sygnału zegarowego - używany podczas programowania pamięci EPROM |
T1 (Test 1) | 39 | - wejście którego stan może być testowany za pomocą rozkazu skoku warunkowego (JT1, JNT1) - po wykonaniu rozkazu STRT CNT, wejście sygnału zegarowegodla wewnętrznego układu czasowo licznikowego |
/INT (Interput) | 6 | - wejście, którego stan może być testowany za pomocą rozkazu skoku warunkowego (JNI) - wejście przerywające (aktywny stan niski) |
/RD (Read) | 8 | wyjście sterujące; odczytywanie z zewnętrznej pamięci danych (aktywny stan niski) |
/WR (Write) | 10 | wyjście sterujące; zapisywanie do zewnętrznej pamięci danych (aktywny poziom niski) |
/PSEN (Program store enable) | 9 | wyjście sterujące; odczytywanie z zewnętrznej pamięci programu (aktywny stan niski) |
ALE (Adres latch enable) | 11 | - wyjście sygnału zegarowego o częstotliwości Fxtal/15 - przy pracy z pamięcią zewnętrzną; wyjście sterujące - strob adresu wysłanego na BUS |
PROG | 25 | - wyjście sygnału sterującego do współpracy z ekspanderem 8243 - wejście dla impulsu programującego (18V) przy programowaniu pamięci EPROM |
/RESET | 4 | - wejście sygnału zerującego (aktywny poziom niski) - używane podczas obniżonego poboru mocy - strob adresu przy programowaniu pamięci EPROM - strob adresu przy odczytywaniu wewnętrznej pamięci programu |
/SS | 5 | wejście sterujące pracy krokowej, wymuszające wstrzymanie pracy procesora |
EA (External access) | 7 | - wejście wymuszające pobieranie wszystkich rozkazów z zewnętrznej pamięci programu - EA=+18V - ustawia tryb programowania i weryfikacji pamięci EPORM - EA=+12V - ustawia tryb odczytywania wewnętrznej pamięci programu |
XTAL1 | 2 | - pierwsza końcówka do przyłączenia oscylatora kwarcowego - wejście sygnału taktującego |
XTAL2 | 3 | druga końcówka do przyłączenia oscylatora kwarcowego |
Ucc | 40 | +5V - zasilanie |
Udd | 26 | +5V w czasie normalnej pracy +21V w czasie programowania EPROM zasilanie rezerwowe w stanie obniżonego poboru mocy |
Uss | 20 | masa (0V) |